분류 전체보기 (26) 썸네일형 리스트형 포트폴리오 - 주혜란 ORCAD Edit Simulation profile *Transient analysis(과도해석, 시간해석) - x axis : time - equipment : oscilloscope - setting // orcad_ Analysis type . run to time(endtime) : 입력신호 주기의 5배 -> steady state cheak 정상상태인지 아닌지 체크 만약 아니라면 *10 *20 *50 *100 // 정상상태 들어갈 수 있을때 까지 넣어야하는데 경험적으로 넣어야함 매뉴얼에 없음 . maximum step size : run to time / 1000 -> 뾰족한지? / 2000, 5000, 10000 *AC Sweep(교류해석, 주파수해석) - x axis : freg - equipment : spectrum analyzer - s.. ORCAD - Lite를 이용해 SIMULATION돌려보기(1) ORCAD - Lite를 이용해 SIMULATION 을 돌려보겠습니다. 시뮬레이션을 위해 PSpice Analog or Mixed A/D를 사용해서 project를 만들어줍니다. 시뮬레이션을 돌릴 수 있는 부품들이 따로 있기 때문에 그 부품들 위주로 사용해줘야합니다. 왼쪽부터 VCC R VDC 를 사용해서 회로를 구성해보겠습니다. 회로를 구성해보았습니다. SIMULATION을 측정하기 위해 Place Net Alias를 사용해 A, B, C 점을 찍어주었습니다. 값을 할당해주었습니다. 전압과 전류를 확인해보았습니다. [프로젝트]BASYS3를 이용한 VERILOG 스마트팜 만들기(1) BASYS3를 이용한 VERILOG 스마트팜 만들기(1) 프로젝트 제작 기간 도구 프로젝트 목표 5.17 ~ 5.24 BOARD BASYS 3 / Xilinx Vivado Smart Farm 구현 (온습도센서, 초음파센서, 조도센서, 서보모터, 모터, 모터드라이버 ) 목차 SmartFarm에 필요한 초음파 센서와 온습도 센서와 조도센서를 이용해 기본모드를 제작하였다. 온습도 센서를 기본모드로 설정하여 FND에 출력할 수 있게 설계 하였습니다. 온습도센서의 값을 이용하여 습도의 차이에 따라 환풍기를 설계할 수 있도록 PWM을 통해모터를 습도에 따라 다르게 구현하였습니다. 온도에 따라 높은온도의 경우 서보모터를 이용해 창문 개폐를 설계하였고, 낮은 온도의 경우 LED를 켜 히터역할을 설계하였습니다. 버튼을 .. [프로젝트]BASYS3를 이용한 VERILOG 다기능 시계 만들기(4) 이제팔 2023. 5. 26. 21:25 수정 삭제 BASYS3를 이용한 VERILOG 다기능 시계 만들기(4) 목차 완성된 동영상을 유튜브에 업로드한다. Implementation 회로를 첨부한다. 다기능 시계 영상 유튜브에도 업로드 해놓았습니다. Implementaion Schematic Implementaion Schematic 입니다. 고찰 cook timer의 코드를 짜며 1분 00초에서 시작을 하는것을 확인하였다. - > D플립플롭을 이용해 debouncing하여 수정하였다. multiple watch의 최종 top 모듈에서 cooktimer와 stopwatch의 com_an과 seg를 어떻게 연결해야할지 몰라서 헤맸다. -> 버튼에 대한 demux를 사용해서 해결하였다. [프로젝트]BASYS3를 이용한 VERILOG 다기능 시계 만들기(3) BASYS3를 이용한 VERILOG 다기능 시계 만들기(3) 목차 구상도와 필요한 내부를 설계를 하였다. VERIOG를 이용하여 COOKTIMER 코드를 짠다. COOKTIMER TOP 구상도 COOKTIMER의 TOPMODULE module cook_timer_top( input clk, input [3:0] btn, output [3:0] com_an, output [6:0] seg_7, output [3:0] led ); wire reset_n; wire dec_clk; wire btn_start, btn_down, btn_incsec, btn_incmin , btn_reset; wire clk_up_down_sec; wire down; wire [3:0] sec [1:0]; wire [3:0] m.. [프로젝트]BASYS3를 이용한 VERILOG 다기능 시계 만들기(2) BASYS3를 이용한 VERILOG 다기능 시계 만들기(2) 목차 구상도와 필요한 내부를 설계를 하였다. VERIOG를 이용하여 STOPWATCH코드를 짠다. STOPWATCH TOP 구상도 STOPWATCH의 TOP MODULE module stop_watch_top( input clk, input [2:0] btn, output [3:0] com_an, output [6:0] seg_7 ); // simulation결과값 도출을 위한 초기화 // initial begin // sec[0] = 0; sec[1] = 0; min[0] = 0; min[1] = 0; // lap[0] = 0; lap[1] = 0; lap[2] = 0; lap[3] = 0; // end wire btn_start, btn_l.. [프로젝트]BASYS3를 이용한 VERILOG 다기능 시계 만들기(1) BASYS3를 이용한 VERILOG 다기능 시계 만들기(1) 프로젝트 제작 기간 도구 프로젝트 목표 4.15 ~ 5.15 BOARD BASYS 3 / Xilinx Vivado multiple 시계 제작( STOPWATCH와 COOKTIMER) 목차 cooktimer module과 stopwatch모듈 두개를 합쳐 top 모듈을 만든다. btn[4]버튼을 누르게 되면 STOPWATCH 모드와 COOKTIMER모드를 전환할 수 있다. btn[2]버튼을 누르게 되면 초기화가 된다. (RESET) STOP WATCH에서 lap기능을 구현하여 중간시간을 기록할 수 있게 제작하였다. COOKTIMER 에서 초 증가와 분 증가를 각각의 버튼으로 설계한다. 사용하는 보드인 BASYS3에서 내부 스위치와 FND만 사용을.. 이전 1 2 3 4 다음
